ワンチップマイコンにおける内部クロック発生器のブロック図を示す。
15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。
ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。
正答4
解説
正解は4です。
ブロック図では、15MHzの発振器の出力をPLL1（8逓倍）が受け、その出力が二つに分かれています。
一方はPLL2（2逓倍）を通ってCPUへ240MHzを供給し、もう一方は分周器を通ってSIOへ115kHz（±5%）を供給します。
分周器の入力周波数を求め、各候補で割った値が許容範囲に入るかを調べます。
【計算】
PLL1の出力は15MHz×8＝120MHzです。
CPUへは120MHz×2＝240MHzとなり、図と一致します。
SIOの許容範囲は115kHz×0.95＝109.25kHzから115kHz×1.05＝120.75kHzです。
1/2^10の場合、120MHz÷1,024≒117.2kHzとなり、範囲内です。
1/2^8の場合、120MHz÷256≒468.8kHzとなり、範囲外です。
【選択肢別解説】
1：× 1/2^4では120MHz÷16＝7.5MHzとなり、115kHzより大幅に高く範囲外です。
2：× 1/2^6では120MHz÷64＝1.875MHzとなり、範囲外です。
3：× 1/2^8では120MHz÷256≒468.8kHzとなり、範囲外です。
4：○ 1/2^10では120MHz÷1,024≒117.2kHzとなり、109.25～120.75kHzの範囲に収まります。
【ポイント】
逓倍は周波数を掛け算、分周は割り算で求めます。
分周器の入力がPLL1の出力（120MHz）であり、CPU向けの240MHzではない点に注意しましょう。