修了試験 2024-01-28実施分 基本情報技術者試験 問16

解説

正解は4です。 ブロック図からクロック信号の流れを読み取り、シリアル通信用の分周器の値を求める問題です。 図では、発振器の15MHzがPLL1（8逓倍）に入り、その出力が分岐してPLL2（2逓倍）と分周器に入ります。 PLL2の出力240MHzがCPUへ、分周器の出力がSIO（シリアル通信）へ供給され、SIOには115kHz（±5%）と書かれています。 逓倍は周波数を整数倍にすること、分周は周波数を整数分の1にすることです。 【計算】 PLL1の出力は、15MHz×8=120MHzです。 確認として、PLL2の出力は120MHz×2=240MHzとなり、図のCPUのクロックと一致します。 分周器には120MHz=120,000kHzが入力されます。 SIOの許容範囲は、115kHz×0.95=109.25kHzから、115kHz×1.05=120.75kHzまでです。 1/2^10の場合、120,000kHz÷1,024=117.1875kHzとなり、範囲に収まります。 【選択肢別解説】 1：× 1/2^4では、120,000kHz÷16=7,500kHzです。 115kHzより大幅に高く、許容範囲外です。 2：× 1/2^6では、120,000kHz÷64=1,875kHzです。 許容範囲を大きく上回ります。 3：× 1/2^8では、120,000kHz÷256=468.75kHzです。 これも許容範囲を上回ります。 4：○ 1/2^10では、117.1875kHzとなり、115kHzの±5%（109.25〜120.75kHz）の範囲に収まります。 【ポイント】 分周器の入力はPLL2の後ではなく、PLL1の出力120MHzである点を図から正しく読み取ることが重要です。 2^10=1,024は頻出の値なので、120MHz÷1,024≒117kHzをすぐ計算できるようにしましょう。